Eksempler — Electronics

Block diagram of a QAM modulator used in digital communication technologies. Diagrama en bloques de un modulador QAM usado en tecnologías digitales de comunicaciones.

Este esquema muestra el diagrama de bloques de un Demodulador GMSK, en el cual la señal recibida se divide en dos y alimenta dos detectores de producto que mezclan la señal recibida con idéntica portadora pero con desfase de 90 grados en la rama inferior. Las salidas de los detectores (I y Q) pasan a través de filtros pasabajos y alimentan al bloque Generador de fase, cuya salida pasa a través de un circuito derivador del cual se obtiene la señal de datos. El Generador de fase se encarga de calcular las fases, mediante la operación trigonométrica: tan^{-1}(x)=\frac{I}{Q} No se usa el paquete babel ya que entra en conflicto con circuitikz e impide visualizar las flechas de los distintos nodos. El diagrama fue adaptado de la página web http://www.rfwireless-world.com/Terminology/MSK-GMSK.html y fue compilado con una versión del paquete Circuitikz anterior a la 0.6 por lo que puede haber diferencias en la orientación de las flechas procedentes del oscilador local.

Este ejemplo representa el esquema de un amplificador diferencial construido con un amplificador operacional y cinco resistencias, el cual se usa para calcular la ganancia de la diferencia de dos señales independientes. Las notaciones son las siguientes: vA: tensión de entrada 1. vB: tensión de entrada 2. RA: resistencia. RB: resistencia. Rf: resistencia. RL: resistencia de carga. vo: tensión de salida. Este esquema es una adaptación del que se encuentra en el la página 71, Capítulo 2 del texto "Electrónica, 2da Edición" de Allan R. Hambley, publicado en idioma español por la editorial Pearson Educación.

Este diagrama, realizado con órdenes de los paquetes TiKZ/PGF y CIRCUITIKZ, muestra un convertidor de señal analógica a digital del tipo Sigma Delta de Primer Orden. La entrada analógica (\(v_i\)) cuya amplitud debe estar dentro del rango de -1 Vdc a +1 Vdc, se resta de la señal de un convertidor digital a analógico (DAC) de 1 bit, cuya salida inicialmente es cero. La diferencia se integra y se compara con la tensión de tierra (0 V). La señal de salida del comparador es "0" o "1" y a la salida del DAC se obtiene -1 V o +1 V, respectivamente. La señal de salida del comparador contiene un flujo de modulación por densidad de pulsos. El comparador se sincroniza con una señal de reloj de frecuencia varias veces más grande que la mayor de las frecuencias de la señal de entrada \(v_i\). La figura con su explicación está disponible en la página 221 del texto "Principles of Electronic Communication Systems, 4th Edition" de Louis Frenzel, Jr. editado por Mc Graw Hill en el año 2016, a partir del cual se hizo su adaptación.

Nice-looking, fresh template for student's assignments, oriented on electrical engineering. Enjoy!

Este ejemplo representa un amplificador cascodo construido con transistores JFET (Transistores de Efecto Campo de unión) en dos etapas diferentes: amplificador de compuerta (o puerta) común y amplificador de drenaje común. La imagen está destinada a ser un archivo .svg de tipo transparente. La opción x11names sirve para usar colores específicos del paquete "xcolor" para trazar fondos de color en determinados puntos de la imagen. El paquete circuitikz es utilizado para trazar los diferentes símbolos de elementos circuitales, mientras que se usa la biblioteca "backgrounds" para hacer uso de fondos para la imagen. Las notaciones son las siguientes: Vi = tensión de entrada. Vo = tensión de salida. VDD= polarización positiva en el terminal de drenaje. Todos los componentes eléctricos y electrónicos carecen de valores o tipos. Este esquema es una adaptación del que se encuentra en la página 71, Capítulo 9 del texto "Electronic Devices (Electron Flow Version)" de Thomas L. Floyd, publicado en el año 2012, en idioma inglés, por la editorial estadounidense Prentice Hall.

Este ejemplo representa el modelo de un amplificador de tensión de dos etapas que se utiliza para el cálculo de las ganancias de voltaje, corriente y potencia para todo el conjunto. Las notaciones son las siguientes: vi1: tensión de entrada de la primera etapa Ri1: resistencia de entrada de la primera etapa Ro1: resistencia de salida de la primera etapa vi2: tensión de entrada de la segunda etapa Ri2: resistencia de entrada de la segunda etapa Ro2: resistencia de salida de la segunda etapa RL: resistencia de carga vo2: tensión de salida de la segunda etapa Las figuras con forma de diamante representan fuentes controladas por las tensiones de entrada de cada una de las etapas. Este esquema es una adaptación del que se encuentra en la página 24 de "Electrónica, 2da Edición" de Allan R Hambley, publicado en idioma español por la editorial Pearson Educación.

Formato de examen de electrónica con circuito.

Este esquema representa un circuito integrado de tecnología CMOS 74VHC153 que representa dos multiplexores con las siguientes características: Dos entradas de habilitación de cada mitad, denominadas Ea y Eb Dos entradas de direccionamiento comunes Sa y Sb Dos salidas (1 por cada multiplexor) Cuatro entradas de datos (Ina e Inb) por cada multiplexor Este esquema ha sido tomado y adaptado de la hoja de especificaciones loclizada en http://www.fairchildsemi.com/datasheets/74/74VHC153.pdf